应用概览
让多层互连，逐层可见。
叠 Die 芯片开封需要在去除封装材料的同时，为多层键合线、焊盘和芯片边缘保留观察条件。MIP 微波诱导等离子开封可用于有机封装材料的受控去除，结合分侧处理与阶段复核，逐步暴露深层互连。对于采用多 Die 堆叠结构的存储封装，开封后的观察还可延伸到指定层的去层分析。本页通过两个实例展示叠层暴露与分侧去胶，并说明后续 iMech Pro 研磨和 MIP 残胶处理的组合路线。
多层 Die
兼顾叠层边缘与深处观察通道。
多层键合线
关注线弧、焊点及线下残留。
两组真实案例
分别展示叠层结构暴露与全等离子处理过程。
痛点 / 多层封装与存储芯片
去掉覆盖材料，也要看见深处。
层间遮挡
多颗 Die 堆叠、细密线弧与侧壁相互遮挡；顶部开封后，下层焊盘、线下残胶和目标 Die 仍可能不可见。对存储封装而言，访问哪一层直接影响后续失效分析路径。
细线与焊盘保护
细线与薄金属焊盘对工艺更敏感，酸液与金属体系不兼容时可能引入腐蚀；直接拉扯或接触也可能扰动线弧。制样应尽量减少新增损伤，保留可判断原始失效的结构。
深层残胶与填料
塑封料、Die Attach Film（DAF）及部分结构中的 Film Over Wire（FOW）材料，可能覆盖不同层的观察区域。去除上层硅后，层间有机残胶仍可能遮挡下层表面与键合连接。
解决思路 / MIP 等离子
先暴露互连，再推进到目标层。
受控去除有机封装材料
MIP 通过活性物种作用于可接近的有机材料，逐步暴露 Die 边缘、键合线和焊盘。根据金属与树脂体系调整条件，为酸敏感结构提供可评估的干法开封路径。
分侧处理，逐层观察
针对叠层遮挡，结合样品朝向、分段处理与多焦面显微复核，关注深层线下区域。以目标结构是否可观察来判断终点，不仅看表面是否露出。
衔接机械去层与残胶清理
访问下层 Die 时，将硅去除与有机残胶去除分开控制：iMech Pro 负责受控研磨，MIP 负责评估可接近层间胶的处理，逐步形成下一层观察窗口。
不同封装的金属体系、胶配方与填料不同，需要通过代表性样品确定工艺条件。以下两例展示叠 Die 开封结果与分侧去胶记录。
案例一 / 叠层结构暴露
从整体结构，到层间连接。
案例一展示叠 Die 封装开封后的整体布局与局部结构。通过斜视角和不同焦面的观察，可进一步辨认多层芯片边缘、线弧高度及连接位置，为定位目标 Die 与后续分析提供依据。
本组展示开封后的外观与结构关系；处理时长及电性复测未在本组记录中给出。
案例二 / 分侧深层去胶
全等离子，分侧暴露深层键合线。
案例二采用全等离子处理，未使用激光预处理。记录显示，一侧约 2 小时后暴露四层键合线，另一侧更深区域的处理记录约为 3 小时。四层指键合线层级；不同侧面的时长分别记录，不合并为通用整颗开封节拍。
A 侧 · 四个阶段的开封进展
按实际记录顺序展示四个阶段。A 侧整体处理记录约 2 小时，未对各张照片单独标注用时。
B 侧 · 约 3 小时处理记录
阶段图用于对照去除进展，保留原始图像的分辨率限制；两侧视角与放大倍率未标定一致，不用于尺寸测量。
观察重点：线弧、连接点与线下区域
图片保留原始视野与方向，仅去除边缘显微镜操作控件；显微视频为局部动态观察。未重绘键合线、修补缺陷或去除图中残留。
后续应用 / 多层 DIE 去层
从叠层开封，走向下层 Die。
当分析目标位于上层 Die 下方时，可在完成开封与目标定位后，评估 iMech Pro 与 MIP 的组合路线：通过受控机械研磨去除选定上层硅，再用 MIP 处理可接近的层间有机残胶，逐层建立观察窗口。下图用于说明工艺逻辑，并非前面两个案例的后续实测结果。
研磨去层 + MIP 残胶处理
01 · 叠层暴露与定位
完成外层封装材料去除，确认目标层、层间关系和需要保留的线弧；先记录已有缺陷与显微图像。
02 · iMech Pro 受控研磨
依据目标深度与剩余厚度进行分步研磨，逐渐接近层间界面；上层 Die 的关联键合线须预先评估、避让或按分析方案处理。
03 · MIP 层间残胶处理
处理机械去层后暴露的可接近有机残胶，按材料体系评估 DAF / FOW 的去除条件，并复核填料、下层焊盘及键合线。
04 · 下层 Die 观察
建立下一层的观察窗口，进行显微检查或后续失效分析；如需继续深入，重新确认界面后重复去层与残胶处理。
图中蓝灰色为硅 Die，琥珀色为层间胶，金色为键合线；01 为四层示意，去除最上层后，03–04 显示余下三层。
去层属于对选定上层 Die 的破坏性制样，应先完成该层所需的观察与测试。这里的 MIP 步骤用于有机残胶处理，不代替硅研磨；已封闭、不可接近的界面需先建立进入路径。具体区域、终点和可保留结构按样品验证。
结果复核
可见，是进一步分析的起点。
| 复核位置 | 关注内容 |
|---|---|
| 多层键合线 | 逐层观察线弧、交叉遮挡、断线或粘连等可见异常。 |
| 焊点与焊盘 | 观察连接位置、焊盘表面和周边材料状态，必要时采用更高倍率检查。 |
| Die 边缘与线下 | 检查深处残胶与填料；根据后续分析要求决定是否追加处理。 |
| 电性与功能 | 若要求保留功能或数据，应另行复测；光学外观不能替代电性验证。 |
常见问题
关于叠 Die 等离子开封
叠 Die 芯片为什么需要分侧观察？
不同层的 Die、键合线和侧壁会相互遮挡。分侧观察并结合不同焦面，可帮助识别深层残胶与连接区域，避免仅依据顶部图像判断终点。
MIP 开封能否保留多层键合线？
本页图像展示了开封后仍可观察的多层键合线结构。实际工艺需要匹配线材、焊盘金属、封装材料与温度条件；线弧外观和连接电性应分别复核。
约 2 小时、约 3 小时能用于产能估算吗？
这两个数值只对应案例二样品的不同侧面处理记录。封装尺寸、树脂配方、填料、可进入空间和目标清洁程度都会影响用时，需通过代表性样品验证。
这里的存储芯片去层，是去除哪一层？
本页讨论封装级的多 Die 堆叠：为访问下方目标 Die，去除指定上层 Die 及其层间材料。它不同于对单颗 3D NAND 芯片内部存储单元层进行逐层分析。
叠 Die 芯片开封
为观察垂直叠层芯片及其互连而去除局部或整体封装材料，服务于半导体失效分析与结构检查。
MIP 微波诱导等离子开封
利用微波激发等离子产生的活性物种去除可接近的有机封装材料，工艺需与材料体系及目标结构匹配。
存储芯片封装级去层
在多 Die 存储封装中，按目标层逐步去除覆盖硅与层间材料，建立用于结构检查和失效分析的观察窗口。